Estimation techniques for timing mismatch in Time-interleaved Analog-to-Digital Converters: Limitations and solutions - Equipe Circuits et Systèmes de Communications Accéder directement au contenu
Communication Dans Un Congrès Année : 2016

Estimation techniques for timing mismatch in Time-interleaved Analog-to-Digital Converters: Limitations and solutions

Domaines

Electronique

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02412484

Soumis le : dimanche 15 décembre 2019-15:05:20

Dernière modification le : lundi 9 octobre 2023-12:49:44

Fichier non déposé

Dates et versions

hal-02412484 , version 1 (15-12-2019)

Identifiants

  • HAL Id : hal-02412484 , version 1

Citer

Han Le Duc, Chadi Jabbour, Patricia Desgreys, V. T. Nguyen. Estimation techniques for timing mismatch in Time-interleaved Analog-to-Digital Converters: Limitations and solutions. IEEE ICECS, Dec 2016, Monaco, Monaco. ⟨hal-02412484⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM PARISTECH UNIV-PARIS-SACLAY LTCI COMELEC C2S-CIRCUITS
24 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More