Analysis of Mixed PUF-TRNG Circuit Based on SR-Latches in FD-SOI Technology - Equipe Secure and Safe Hardware Accéder directement au contenu
Communication Dans Un Congrès Année : 2018

Analysis of Mixed PUF-TRNG Circuit Based on SR-Latches in FD-SOI Technology

Domaines

Architectures Matérielles [cs.AR] Arithmétique des ordinateurs Cryptographie et sécurité [cs.CR] Bibliothèque électronique [cs.DL] Modélisation et simulation Electronique

Tarik Graba  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02271687

Soumis le : mardi 27 août 2019-10:33:21

Dernière modification le : mercredi 15 novembre 2023-09:32:03

Fichier non déposé

Dates et versions

hal-02271687 , version 1 (27-08-2019)

Identifiants

  • HAL Id : hal-02271687 , version 1

Citer

Jean-Luc Danger, Risa Yashiro, Tarik Graba, Yves Mathieu, Abdelmalek Si-Merabet, et al.. Analysis of Mixed PUF-TRNG Circuit Based on SR-Latches in FD-SOI Technology. 2018 21st Euromicro Conference on Digital System Design (DSD), Aug 2018, Prague, Czech Republic. pp.508-515. ⟨hal-02271687⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM CNRS PARISTECH TDS-MACS UNIV-PARIS-SACLAY LTCI COMELEC SSH
104 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More