A Hierarchical Reliability Simulation Methodology for AMS Integrated Circuits and Systems - Télécom Paris Accéder directement au contenu
Article Dans Une Revue Journal of Low Power Electronics Année : 2012

A Hierarchical Reliability Simulation Methodology for AMS Integrated Circuits and Systems

Hao Cai
  • Fonction : Auteur
Secure and Safe Hardware
Département Communications & Electronique
J. F. Naviner
  • Fonction : Auteur
  • PersonId : 1184743
H. Petit
  • Fonction : Auteur
  • PersonId : 1184736
Circuits et Systèmes de Communication
Département Communications & Electronique

Domaines

Electronique

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02286422

Soumis le : vendredi 13 septembre 2019-15:43:41

Dernière modification le : lundi 9 octobre 2023-12:49:43

Fichier non déposé

Dates et versions

hal-02286422 , version 1 (13-09-2019)

Identifiants

  • HAL Id : hal-02286422 , version 1

Citer

Hao Cai, J. F. Naviner, H. Petit. A Hierarchical Reliability Simulation Methodology for AMS Integrated Circuits and Systems. Journal of Low Power Electronics, 2012, 8 (5). ⟨hal-02286422⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM PARISTECH LTCI COMELEC C2S-CIRCUITS SSH
23 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More