Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique - Télécom Paris Accéder directement au contenu
Brevet Année : 2012

Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique

Gutemberg Gonçalves dos Santos Jr
  • Fonction : Auteur
Lirida Naviner
Secure and Safe Hardware
Département Communications & Electronique
CV
Bastien Cousin
  • Fonction : Auteur
Gilles Deleuze
  • Fonction : Auteur
Laurent Crétinon
  • Fonction : Auteur

Domaines

Micro et nanotechnologies/Microélectronique Electronique

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02412523

Soumis le : dimanche 15 décembre 2019-15:36:12

Dernière modification le : jeudi 15 février 2024-11:29:03

Fichier non déposé

Dates et versions

hal-02412523 , version 1 (15-12-2019)

Identifiants

  • HAL Id : hal-02412523 , version 1

Citer

Gutemberg Gonçalves dos Santos Jr, Lirida Naviner, Bastien Cousin, Gilles Deleuze, Laurent Crétinon. Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique. France, N° de brevet: 1261439. GG:BREVET-12. 2012, pp.21. ⟨hal-02412523⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM PARISTECH LTCI COMELEC SSH
18 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More